Tematyka ćwiczeń
Ćwiczenie 0. Wykład wprowadzający IMIO, IRE, IT
Ćwiczenie 1. IRE Synteza układów kombinacyjnych w technologii PLD/FPGA. Realizacja podstawowych kombinacyjnych bloków funkcjonalnych. Realizacja układów arytmetycznych: sumatory, komparatory.
Ćwiczenie 2. IRE Synteza układów sekwencyjnych w technologii PLD/FPGA. Realizacja uniwersalnych rejestrów. Realizacja automatów FSM. Minimalizacja i kodowanie stanów. Realizacja liczników (różne tryby pracy, liczniki modulo n, itp.).
Ćwiczenie 3. IMIO Automaty stanów. Liczniki. Rejestry. Model VHDL zawierający wiele procesów. Synteza logiczna w stylu komórek standardowych.
Ćwiczenie 4. IMIO Modelowanie hierarchiczne złożonych układów cyfrowych. Komunikacja pomiędzy komponentami za pomocą magistrali 3-stanowej. Synteza logiczna i synteza topografii w stylu komórek standardowych.
Ćwiczenie 5. IT Synteza RTL wybranego algorytmu. Wykorzystanie algorytmicznych maszyn stanów ASM i algorytmicznych maszyn stanów ze ścieżką przepływu danych ASMD w projektowaniu układów cyfrowych. Wykorzystanie operacji realizowanych w trybie Mealy’ego i Moore’a. Wykorzystanie koncepcji współdzielenia zasobów.
Ćwiczenie 6. IT Synteza strukturalna wybranego algorytmu. Realizacja ukłądu sterującego US i układu operacyjnego UO. Wykorzystanie algorytmicznych maszyn stanów ASM do realizacji US w postaci automatu FSM.
Ćwiczenie 7. IT Zaawansowane procedury syntezy. Zastosowanie dekompozycji funkcjonalnej i redukcji argumentów w realizacji układów kombinacyjnych. Zastosowanie układów modyfikacji adresu i symbolicznej dekompozycji funkcjonalnej w realizacji automatów.
Ćwiczenie 8. IT Projektowanie układów DSP. Realizacji filtrów cyfrowych w strukturze szeregowej i metodł arytmetyki rozproszonej. Wykorzystanie specjalizowanych modułów wbudowanych DSP. Wykorzystanie koncepcji zrównoleglenia obliczeń. Zastosowanie dekompozycji funkcjonalnej w syntezie bloku arytmetyki rozproszonej.
Ćwiczenie 9. Termin rezerwowy.