Przedstawiono metodologię projektowania na poziomie przesłań międzyrejestrowych RTL (Register Transfer Level). Na przykładzie algorytmu obliczania największego wspólnego dzielnika zademonstrowano zastosowanie koncepcji algorytmicznych maszyn stanu ASM (Algorithmic State Machines) oraz algorytmicznych maszyn stanu ze zintegrowaną ścieżka danych ASMD (Algorithmic State Machines with Data path).
