Specjalizowane systemy cyfrowe typu System on a Chip (SoC) i Network on a Chip (NoC) w układach FPGA
- Sprzętowa realizacja i porównanie efektywności funkcji kryptograficznych Lightweight
- szyfry blokowe
- szyfry oparte na krzywych eliptycznych
- szyfry strumieniowe
- funkcje skrótu
- Opracowanie mechanizmów zdalnej częściowej rekonfiguracji układów FPGA dla zastosowań typu FPGA-as-a-Service w Cloud computing
- Opracowanie koncepcji, mechanizmów abstrakcji FPGA, realizacja serwera i klienta programowego
- Realizacja platformy typu FPGA-as-a-Service
- Sprzętowa akceleracja algorytmów wykorzystywanych w Data mining
- Sprzętowa akceleracja algorytmów wykorzystywanych w Big data
- Metodyka automatyzacji weryfikacji systemów cyfrowych z wykorzystaniem generatora wzoru cyfrowego i analizatora logicznego
- Sprzętowa akceleracja algorytmów wykorzystujących Deep learning
- Sprzętowa realizacja mechanizmów zarządzania pamięcią dla systemów przetwarzania ruchu mutigigabitowego
- Sprzętowy procesora DSP dla komunikacji opartej na OFDM
- Heterogeniczny system akceleracji obliczeń rozproszonych wykorzystujący platformy FPGA
- Opracowanie koncepcji, realizacja serwera i klienta programowego
- Realizacja klienta sprzętowego FPGA
- Realizacja klienta programowego wykorzystującego karty graficzne
- Framework do badania odporności na ataki funkcji skrótów wykorzystujący tęczowe tablice (rainbow tables)
- Opracowanie modelu Matlab systemu komunikacji opartego na OFDM
Cyberbezpieczeństwo
- Mechanizmy zabezpieczania sprzętowych realizacji szyfrów blokowych przed side-channel attack wykorzystaniem techniki Moving Target Defence
- System detekcji anomalii w ruchu Internetowym z wykorzystaniem rozszerzonego zbioru cech
- Ukryte kanały komunikacyjne w warstwie fizycznej systemów radiowych
- Wykorzystanie emulatorów sieci Internet do realizacji mechanizmów Moving Target Defence
- Realizacja mechanizmów Moving Target Defence z wykorzystaniem SDN i NFV
- Opracowanie konfigurowalnego
Metody, algorytmy i narzędzia syntezy i optymalizacji systemów cyfrowych
- Synteza i optymalizacja układów kombinacyjnych dla struktur FPGA
- Synteza i optymalizacja układów sekwencyjnych dla struktur FPGA
- Synteza wielopoziomowa kombinacyjnych układów odwracalnych
- Synteza wielopoziomowa sekwencyjnych układów odwracalnych
- Dekompozycja sieci neuronowych