Układy Cyfrowe – laboratorium

Przykład realizacji ćwiczenia nr 8 (wersja 2015)

1. Wstęp

Komputer PC jest użyty do syntezy struktury i konfiguracji układu FPGA (Quartus2), dodatkowo służy jako generator i analizator sygnału audio (Spectrum Lab).

Analogowy sygnał audio jest wysyłany z wyjścia liniowego karty dźwiękowej komputera PC do płyty Altera DE2-115 za pomocą kabla TRS (typu cinch). Sygnał analogowy jest przetwarzany na cyfrowy w zamontowanym na płycie przetworniku analogowo-cyfrowym. Dane w postaci cyfrowej przechodzą przez projektowany przez użytkownika filtr cyfrowy w układzie FPGA i wychodzą na wejście przetwornika cyfrowo analogowego. Następnie w postaci analogowej są przesyłane do komputera PC drugim kablem TRS na wejście liniowe karty dźwiękowej komputera PC.

Kabel USB służy do wysyłania z komputera PC danych konfigurujących układ FPGA przez urządzenie USB-Blaster za pomocą oprogramowania Altera QuartusII.



1.1. Konfiguracja przetwornika analogowo-cyfrowego

Celem tego zadania jest poprawne skonfigurowanie przetwornika analogowocyfrowego Wolfson WM8731 zamontowanego na płycie DE2-115.

UWAGA! Przed przystąpieniem do wykonania kolejnych zadań należy wgrać do układu FPGA konfigurację z zaimplementowanym interfejsem I2C, przez który zostaną wysłane dane ustawiające przetwornik w pożądany tryb pracy.
 Wyłączenie zasilania powoduje ustawienie domyślnych parametrów przetwornika! Przekonfigurowanie układu FPGA do realizacji filtru cyfrowego, nie zmienia wcześniej ustawionych parametrów przetwornika.

W celu przesłania danych konfigurujących przetwornik AD/DA należy: 1. Upewnić się czy poprawnie podłączony jest kabel USB do złącza USB-Blaster i włączyć zasilanie płyty DE2-115. 2a. Uruchomić skrypt *prog.bat* w katalogu *./lab8/z0/* Zawartość pliku *prog.bat*:

```
>c:\altera\13.0sp1\quartus\bin\quartus_pgm -c usb-blaster -m jtag
-o p;codec config.sof
```

2b. Lub za pomocą modułu programatora w Quartus2 otworzyć plik codec_config.sof i zaprogramować układ

Edit <u>V</u> iew P <u>r</u> ocessin	ig <u>T</u> ools <u>W</u> indow <u>H</u> elp	P							Sea	rch altera.	com
Hardware Setup	B-Blaster [USB-0] w background programming (fo	r MAX II and MAX V dev	rices)	Mo	ode: JTAG		•	Progress:	10	0% (Succe	essful)
2.	File	Device	Checksum	Usercode	Program/ Configure	Verify	Blank- Check	Examine	Security Bit	Erase	ISP CLAMP
Stop	yf/lab8/z0/codec_config.sof	EP2C35F672	00556BFD	FFFFFFF	V		1				
Auto Detect											
X Delete											
Add File											
Change File		_									
Save File											
Add Device	EP2C35F672										
1 Up	TDO										
Down											

2. Opis struktury filtru FIR w języku VHDL

2.1. Założenia wstępne

Projekt składa się z dwóch bloków: bloku filtru cyfrowego i bloku sterującego.



Sygnał *KEY* jest sygnałem resetu asynchronicznego i przypisany jest do przycisku *KEY0* na płycie DE2-115. Przełącznik *SW[0]=0* służy do ominięcia filtru na drodze przetwarzanego sygnału, dla pozycji *SW[0]=1* filtr jest włączony. Na diodach *LEDR* można obserwować poziom sygnału.

Protokół danych wychodzących i wchodzących do bloku audio_top:

 próbki dźwięku wychodzące z modułu *audio_top* są w formacie U2 i mają zakres wartości (-1,1) zapisany na 8 bitach,

- próbki dźwięku wychodzące z modułu audio_top pojawiają się z częstotliwością 48 kHz, obecność nowej wartości na linii danych ADC_OUT jest sygnalizowana wysokim stanem sygnałem ADC_OUT_EN,
- próbki dźwięku wchodzące do modułu audio_top są pobierane z częstotliwością 48 kHz, próbki są zatrzaskiwane w rejestrach modułu gdy sygnał ADC_OUT_EN jest w stanie wysokim,
- próbki dźwięku wchodzące do modułu *audio_top* są w formacie U2 i mają zakres wartości (-1,1) zapisany na 16 bitach.

2.2.

Zadanie 1: zrealizować filtr o zadanych współczynnikach

Niech macierz filtru ma postać: c = [-0,2; 0,6; -0,2].

Zadanie 1a. Narysować schemat filtru oraz zakodować współczynniki w formacie fix1.7 i całkowitoliczbowym.

Dla podanych współczynników filtr w postaci równoległej ma postać:



Współczynniki filtru mają postać:

 $c_0 = c_2 = -0.2 = 1.1100111_{fix1.7} = -25,$ $c_1 = 0.6 = 0.1001100_{fix1.7} = 76.$

Zadanie 1b. Zapisać filtr o zadanych współczynnikach w pliku *direct_fir.vhd*. Ustawić główny moduł projektu na *direct_fir*. Następnie wstawić zakodowane współczynniki w równanie opisujące filtr. Należy zwrócić uwagę na długość tablicy rejestru przesuwającego *tap* oraz zakres pętli *for*. Przeprowadzić symulację dla modułu *direct_fir.vhd* podając na wejście jednostkowy sygnał +10, a następnie podać jednostkowy sygnał -10. Zaobserwować odpowiedzi na wyjściu filtru, sprawdzając poprawność realizacji współczynników filtru.

Wydruk *direct_fir.vhd*:

library IEEE; use IEEE.std_logic_1164.all; use ieee.numeric std.all;

```
entity direct fir is
generic(
            : integer := 3 -- dlugosc fitru
      T.
      );
 port(
                   : in STD LOGIC; -- sygnal zegara
    clk
                   : in STD_LOGIC; -- asynchroniczny sygnal zerowania niskim
    arst n
poziomem
                  : in STD LOGIC VECTOR(7 downto 0); -- dane wejsciowe
    data in
    data out
                 : out STD_LOGIC_VECTOR(15 downto 0); -- dane wyjsciowe
    data in en
                 : in STD LOGIC -- strob danych wejsciowych
 );
end entity;
architecture RTL of direct fir is
  -- definicja typu rejestrow przechowujacych wartosci poprzednich probek
  type DLY TYPE is array(2 downto 0) of signed(7 downto 0);
  -- deklaracja sygnalow przechowujacych wartosci poprzednich probek
              : DLY TYPE;
  signal tap
  signal data sum : signed(15 downto 0);
begin
  dly synch proc:
  process(clk,arst n)
 begin
    if arst n = '0' then
      for i in 0 to 2 loop
       tap(i) \leq (others => '0');
      end loop;
    elsif clk = '1' and clk'event then
      if data in en = '1' then
        for i in 1 to 2 loop
          tap(i) \leq tap(i-1);
        end loop;
       tap(0) <= signed(data in);</pre>
      end if;
    end if;
  end process;
  fir sum:
              data sum <= tap(0) * to signed(-25,8)
                         + tap(1) * to_signed( 76,8)
                         + tap(2) * to_signed( -25,8);
  fir output: data out <= std logic vector(data sum);</pre>
end architecture;
```

Wydruk *test10.do*:

```
restart -nowave -force
add wave -radix signed *
run
force clk 0 1, 1 {50ps} -r 100
force data_in_en 1 0
force data_in_en 1 0
force data_in 10#0 0
run
force arst_n 1 0
force data in 10#10 0
```

run force data_in 10#0 0 run run 1000

Wynik działania filtru dla sygnału jednostkowego -10 pokazuje rysunek:

<mark>∻</mark> -	Msgs															
	1				i											
< /direct_fir/arst_n	1		_		İ –											
🛨 🍫 /direct_fir/data_in	-10	х	0	-10		0										
💶 🛧 /direct_fir/data_out	250		0	250			-760		250		0					
↓/direct_fir/data_in_en	1				1											
	{0} {0} {-10}	{X} {X} {X}	{0} {0} {0}	{0}	0} {	-10}	{0} {-10}	{0}	{-10} {0}	{0}	<u>{0} {0} {</u>	0}				
🕂	0	x	0						-10		0					
🛓	0	Х	0				-10		0							
<u>↓</u> -◆ (0)	-10	х	0	-10	į –		0									
🛨 /direct_fir/data_sum	250		0	250			-760		250		0					
🛆 📰 🏵 🛛 Now	0.8 ns		dono o dono o do	luunuluu loo	0.2											
🗟 🎸 🤤 Cursor 1	0.277 ns	7 TIS 0.	1115 0	0.2	77 ns	115	0.4	115	0.5	115	0.0	115	0.7	115	0.0	115

Zadanie 1c. Ustawić główny moduł projektu na *filtr_z1*.

Zmienić ustawienia kompilatora na realizację operacji mnożenia w blokach DSP.

Aby zmienić ustawienia: Settings > Analysis & Synthesis Settings

W prawym oknie wybrać opcję More Settings...

Odnaleźć opcję DSP Block Balancing i zmienić z Auto na DSP blocks.

Carry Chain Length	70	
Clock MUX Protection	On	
Create Debugging Nodes for IP Cores	Off	
DSP Block Balancing	DSP blocks	▼
Disable Register Merging Across Hierarchies	Auto	
Extract VHDL State Machines	On	

Skompilować projekt i zanotować zużycie zasobów logicznych układu fpga (komórek *Logic Elements* = 134, pamięci *Memory bits* = 0, mnożarek *Embedded Multiplier* = 3) oraz maksymalną częstotliwość pracy f_{max} (f = 87,46 MHz).



Zakład Cyberbezpieczeństwa, Instytut Telekomunikacji, Politechnika Warszawska, 2015.



Zaprogramować układ fpga. Włączyć w programie Specrum Lab generator szumu i zaobserwować na wykresie działanie filtru, odpowiednio zmieniając ustawienie przełącznika *SWO*. Wynik działania filtru pokazuje rysunek (bez filtracji i po filtracji):





Wynik realizacji modułu filtru pokazuje rysunek:



Zadanie 1d. Zmienić ustawienia kompilatora na realizację operacji mnożenia w komórkach logicznych.

Aby zmienić ustawienia: Settings > Analysis & Synthesis Settings

W prawym oknie wybrać opcję More Settings...

Odnaleźć opcję DSP Block Balancing i zmienić na Logic elements:

Carry Chain Length	70
Clock MUX Protection	On
Create Debugging Nodes for IP Cores	Off
DSP Block Balancing	Logic Elements 🔹
Disable Register Merging Across Hierarchies	Auto
Extract VHDL State Machines	On
Extract Verilog State Machines	On
Force Lise of Synchronous Clear Signals	Off

Ponownie skompilować projekt i zanotować zużycie zasobów logicznych układu fpga oraz maksymalną częstotliwość pracy f_{max} .

Zadanie dla zainteresowanych do domu: W programie SciLab uruchomić skrypt *z1.sci*.

Wydruk pliku z1.sci:

coeff=[-0.2, 0.6, -0.2];
[hzm,fr]=frmag(coeff,256);
plot(fr,hzm)

Wynik działania skryptu pokazuje wykres transmitancji filtru:

>exec z1.sci



Porównać wykres *plot* z oknem programu *SpectrumLab*.

2.3.

Zadanie 2: zrealizować filtr o zadanych współczynnikach w arytmetyce rozproszone (*Distributed Arithmetic*)

Niech macierz filtru ma postać: c = [-0,2; 0,6; -0,2].

Zadanie 2a. ma na celu zastąpienie układów mnożących tablicą funkcji DA.

Należy wyznaczyć wiersze tablicy DA dla zadanych współczynników dla wejść 1) 0..0, 2) 1..1. (resztę tablicy wyznaczyć za pomocą programu opisanego poniżej).

Zapisując współczynniki na 8 bitach otrzymamy następującą dziesiętną reprezentację [-25, 76, -25] liczb binarnych:

xb[2]	xb[1]	xb[0]	f(c[n],x[n])
0	0	0	-25.0+76.0-25.0 = 0
0	0	1	-25.0+76.0-25.1 = -25
0	1	0	-25.0+76.1-25.0 = 76
0	1	1	-25·0+76·1-25·1 = 51
1	0	0	-25.1+76.0-25.0 = -25

1	0	1	-25·1+76·0-25·1 = -50
1	1	0	-25·1+76·1-25·0 = 51
1	1	1	-25.1+76.1-25.1 = 26

Znamy już jeden z rozmiarów tablicy, tablica ma 3 wejścia ponieważ filtr ma 3 współczynniki. Następnie należy wyznaczyć największą liczbę na wyjściu i podać na ilu bitach można ją zakodować. W praktyce, sumujemy wszystkie współczynniki ujemne oraz sumujemy wszystkie współczynniki dodatnie. Dłuższa reprezentacja bitowa określa wielkość tablicy wyjść. W przykładzie, weźmy pod uwagę dwie liczby: najmniejszą = -50 oraz największą = 76. Liczbę -50 można zakodować na 7 bitach 100 1110_{U2} , a liczbę 76 można zakodować na 8 bitach 0100 1100_{U2} . Biorąc dłuższą liczbę binarną wyznaczyliśmy rozmiar tablicy wyjść który jest równy 8 bitów.

Następnie dla współczynników całkowitoliczbowych filtru wygenerować tablicę prawdy korzystając z oprogramowania *filter.exe* znajdującego się w katalogu ./lut_DA i zapisać w pliku *da_table.vhd*.

Zapisać plik ze współczynnikami filtru – zawartość pliku z2.txt:

[-25,76,-25]

Uruchomić program *filter.exe*, podać nazwę pliku z zapisanymi współczynnikami *z2.txt* oraz podać nazwę pliku do którego będzie wygenerowana tablica DA w formacie Berkeley z rozszerzeniem *.pla*. **Ważne! Nie podawać nazwy z rozszerzeniem .vhd!** Program automatycznie generuje plik **.vhd*. Dla wygody i zgodności nazw z projektem *./z2* nazwa pliku dla generowanej tablicy prawdy powinna mieć nazwę *da_table.pla*. W wyniku działania programu *filter.exe* otrzymamy dwa pliki: *da_table.pla* oraz *da_table.vhd*.



Wydruk pliku da_table.vhd:

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;
USE ieee.numeric std.ALL;
```

```
ENTITY da table IS
        PORT ( da i : IN STD LOGIC VECTOR(2 DOWNTO 0);
               da o : OUT STD LOGIC VECTOR(7 DOWNTO 0)
        );
END da table;
ARCHITECTURE LCs OF da table IS
       signal table out: std LOGIC VECTOR(7 DOWNTO 0);
BEGIN
      da o <= table out;</pre>
PROCESS (da i)
BEGIN
  CASE da i IS
   WHEN "000" => table out <= "00000000";
    WHEN "001" => table_out <= "11100111";
    WHEN "010" => table out <= "01001100";
    WHEN "011" => table out <= "00110011";
    WHEN "100" => table out <= "11100111";
    WHEN "101" => table out <= "11001110";
    WHEN "110" => table out <= "00110011";
    WHEN "111" => table out <= "00011010";
    WHEN OTHERS => table out <= "00000000";
  END CASE;
 END PROCESS;
END LCs;
```

Zadanie 2b. umieścić wygenerowany plik *da_table.vhd* w katalogu ./z2. Zwrócić uwagę na poprawne wartości parametrów w pliku *filtr_z2.vhd* określające wielkość tablicy DA.

Wydruk fragmentu pliku filtr_z2.vhd:



Skompilować projekt i zanotować zużycie zasobów logicznych układu fpga (komórek, pamięci, mnożarek) oraz maksymalną częstotliwość pracy f_{max} . Zaprogramować układ fpga. Włączyć w programie Specrum Lab generator szumu i zaobserwować na wykresie działanie filtru, odpowiednio zmieniając ustawienie przełącznika *SWO*.

2.4. Symetria i synchroniczne wyjście

- W zadaniu 1. wstawić na wyjściu filtru rejestr. Zaobserwować wyniki po kompilacji zużytych zasobów i f_{max}.
- Zmodyfikować zadanie 1. wykorzystując fakt że współczynniki filtru są symetryczne. Zaobserwować wyniki po kompilacji zużytych zasobów i *f_{max}*.

Literatura i materiały pomocnicze:

- 1. Plansze do wykładu UCYF
- 2. Literatura podana na wykładzie, ze szczególnym uwzględnieniem rozdz. 6 książki "Programowalne układy przetwarzania sygnałów i informacji"
- 3. Dokument PDF: "DE2-115 User Manual"
- 4. Program Spectrum Lab, http://www.qsl.net/dl4yhf/spectra1.html
- 5. Program SciLab, http://www.scilab.org/

Opracowanie wewnętrzne ZCB IT, PW, styczeń 2016: M. Staworko, P. Tomaszewicz